SK hynix раскрыла архитектуру H-TPU для контроллеров SSD

Подробно

Что такое H-TPU от SK hynix?

H-TPU - разработанное внутри SK hynix сверхлёгкое программируемое ядро для контроллеров твердотельных накопителей. Аббревиатура расшифровывается как Hynix Transaction Processing Unit. С тензорными процессорами для ИИ (Tensor Processing Unit) у неё общее только сокращение: H-TPU не выполняет тензорные вычисления, а обслуживает транзакции и плоскость данных SSD.

Архитектуру представил Injae Koo, вице-президент и руководитель SoC Design подразделения SoC в SK hynix Solution Development. Его доклад «SSD Controllers to AI Memory SoCs: Evolving SoC Architectures for Intelligent Memory Systems» открыл ключевые сессии ISOCC 2026 12 октября с 10:30 до 11:20 по корейскому времени. Конференция проходит 11-14 октября в конгресс-центре Songdo ConvensiA в районе Сонгдо в Инчхоне.

«Нынешние универсальные CPU внутри SSD-контроллеров достигли предела по энергопотреблению и площади. Вместо них SK hynix разработала H-TPU, способную эффективно обрабатывать общие пути передачи ввода-вывода», - заявил Injae Koo.

В пресс-центре SK hynix отдельного пресс-релиза об H-TPU не найдено. Сведения об архитектуре известны из программы конференции и репортажей с доклада.

Как H-TPU работает внутри контроллера SSD?

H-TPU берут на себя простые повторяющиеся операции, которые в обычном SSD-контроллере выполняют универсальные CPU:

• обработку команд чтения и записи;
• управление метаданными и буферами;
• общие пути передачи ввода-вывода.

Каждое ядро устроено предельно просто: четырёхступенчатый конвейер и последовательное исполнение команд, без суперскалярного и внеочередного исполнения.

«H-TPU использует простой четырёхступенчатый конвейер без суперскалярных механизмов и устройств внеочередного исполнения», - пояснил докладчик.

По данным корейской версии The Elec, в контроллере распределено около 100 H-TPU. Англоязычная версия издания и Hardware Busters пишут о «более чем 100» ядрах, точное число не раскрыто. Процессы чтения и записи компания разбила на мелкие задачи, которые ядра выполняют параллельно. При поступлении запроса ввода-вывода активируются только нужные функциональные блоки, остальные переходят в режим простоя или минимального энергопотребления.

«Работают только функциональные модули, связанные с конкретной задачей, например записью, а неиспользуемые модули переходят в режим минимального энергопотребления, что позволяет резко сократить энергопотребление всего контроллера», - сказал Injae Koo.

Главный универсальный CPU из архитектуры не убирают. За ним остаются сложные задачи: восстановление после ошибок, обработка исключений и управление политиками хранения. Для программирования H-TPU SK hynix создала собственные инструменты разработки, включая специализированный компилятор.

«Мы также создали инструменты разработки, включая специальный компилятор, чтобы инженеры могли проще писать специализированный код», - отметил представитель компании.

Следующим этапом, по изложению ZDNet Korea, станет Hardware Automation. Повторяющиеся операции, в том числе обработку команд, поиск адресов данных и копирование во временное хранилище, планируется перенести в специализированные аппаратные схемы, а CPU и H-TPU оставить исключения и решения, связанные с политиками. Компания обещает детерминированное, предсказуемое время завершения операций, но численных показателей задержки не привела.

Насколько H-TPU экономичнее универсального CPU-ядра?

По заявлению SK hynix, одно H-TPU потребляет около 2,5% мощности стандартного универсального CPU-ядра (примерно 1/40) и занимает около 4% его площади (примерно 1/25). Эти цифры сравнивают отдельные ядра, а не контроллеры целиком, и исходят от самой компании. Независимого подтверждения у них нет.

Компания не сообщила абсолютных значений мощности в ваттах, площади в квадратных миллиметрах, тактовой частоты, производительности, задержки или IOPS. Неизвестно и то, с каким CPU-ядром, на каком техпроцессе и при какой нагрузке проводилось сравнение. Поэтому по цифрам для одного ядра нельзя вычислить экономию энергии или площади готового SSD.

По объяснению SK hynix, Arm-ядра в SSD-контроллерах избыточны для простых повторяющихся операций. Они рассчитаны на быстрое исполнение сложного кода, поэтому занимают лишнюю площадь, расходуют дополнительную энергию и плохо подходят для дробления работы между множеством небольших процессоров.

Hardware Busters называет ключевые цифры агрессивными. Издание напоминает, что практически значимым тестом было бы сравнение контроллера примерно со 100 H-TPU и главным CPU с контроллером на нескольких Arm-ядрах. Оно также предупреждает о меньшей гибкости специализированных ядер: новая функция NVMe, требование безопасности или новый интерфейс NAND могут потребовать нового ПО для непривычной архитектуры, тогда как у разработчиков SSD накоплена многолетняя кодовая база для Arm.

Зачем SK hynix меняет архитектуру контроллеров SSD?

Компания связывает переход с разрывом в темпах развития. По утверждению докладчика, производительность GPU и пропускная способность PCIe удваиваются с каждым поколением, а частота и управляющие возможности универсальных CPU внутри SSD-контроллеров приблизились к пределу.

«Пока производительность GPU и пропускная способность PCIe удваиваются с каждым поколением, частота и управляющие возможности универсального CPU внутри SSD-контроллера достигли предела и не успевают за ними», - заявил Injae Koo.

Вторая причина - характер ИИ-нагрузок. По словам докладчика, при ИИ-инференсе соотношение чтений и записей может достигать около 300 000:1, а данные в основном записываются один раз и многократно читаются (WORM). Поэтому новая контроллерная архитектура и HBF ориентированы прежде всего на чтение.

Как H-TPU связана с HBF и Storage Next?

Первым направлением применения H-TPU названы контроллеры следующего поколения для корпоративных SSD. Затем технологию планируют распространить на другие NAND-продукты, архитектуру Storage Next и HBF (High Bandwidth Flash).

Storage Next рассчитана на мелкогранулярный доступ, который нужен современным ИИ-моделям: до 512 байт и менее на операцию вместо традиционных 4 КБ. Как отмечает Hardware Busters, при передаче прежнего объёма данных контроллеру придётся обрабатывать в восемь раз больше запросов, и такая нагрузка хорошо подходит для множества небольших специализированных ядер. Опубликованной спецификации, перечня продуктов и графика коммерциализации Storage Next нет.

HBF SK hynix позиционирует как новый слой памяти между HBM и SSD. NAND даёт большую ёмкость, а многоуровневая компоновка и логический базовый кристалл должны приблизить пропускную способность к памяти более высокого класса. 25 февраля 2026 года SK hynix и Sandisk запустили консорциум по спецификации HBF под эгидой Open Compute Project. 4 августа компании раскрыли первую открытую спецификацию: ёмкость до 512 ГБ при стеках из 8 или 16 NAND-кристаллов, три класса пропускной способности примерно от 0,4 до 3,0 ТБ/с и интерфейс UCIe. Участниками экосистемы названы Google и Tenstorrent. На AI Infra Summit 2026 в сентябре SK hynix показывала структурный макет HBF.

По данным The Elec, H-TPU планируют применить в HBF, выпуск которой ожидается в следующем, 2027 году. Точная дата и связь H-TPU с конкретной моделью HBF не раскрыты. SK hynix также рассчитывает передавать контроллеру HBF заранее известный поток данных от компилятора и среды выполнения, чтобы скрыть задержку доступа к NAND. Пока это концепция, результатов тестирования нет.

«Если ИИ-компилятор и среда выполнения передадут HBF SoC заранее известный поток вычислительных данных, HBF SoC сможет заблаговременно управлять буферами и запускать предварительную выборку кэша. Это позволит полностью скрыть физическую задержку доступа NAND за временем вычислений», - заявил Injae Koo.

«Контроллер сохранит контекст запроса на всём пути обслуживания и превратит ёмкость NAND-флеша в настоящий ресурс памяти для ИИ», - добавил он.

Когда появятся SSD с H-TPU?

На 14 октября 2026 года сроки неизвестны. Нет названия серийного контроллера, готового SSD, форм-фактора, интерфейса, типа NAND, техпроцесса, заказчика, региона продаж и даты поставок. H-TPU не продаётся как отдельный продукт, а цены будущих контроллеров и накопителей не объявлены. Публикации о докладе не подтверждают и того, что был показан физический кремниевый контроллер.

В октябре 2025 года на OCP Global Summit SK hynix представила семейство AI-NAND (AIN-P, AIN-B/HBF и AIN-D) и пообещала выпустить образцы AIN-P с контроллерами новой структуры до конца 2026 года. Используется ли в них H-TPU, компания прямо не подтверждала.

Есть ли независимые тесты H-TPU?

Нет. Независимых испытаний, инженерных образцов, опубликованных сравнений производительности и отзывов о работающем SSD с H-TPU на момент публикации не найдено. Hardware Busters не видит признаков скорого появления технологии в потребительских SSD. Издание допускает, что более экономичный контроллер в плотно заполненной серверной стойке означал бы меньше тепла для системы охлаждения, но замеров, которые бы это подтверждали, пока нет.